成立不到一年的清華大學集成電路學院取得芯片研發新突破

　　清華團隊首次實現亞(ya) 1納米柵長晶體(ti) 管

　　本報訊(記者 雷嘉)近日，清華大學集成電路學院任天令教授團隊首次實現了具有亞(ya) 1納米柵極長度的晶體(ti) 管，並具有良好的電學性能。這一成果3月10日以“具有亞(ya) 1納米柵極長度的垂直硫化鉬晶體(ti) 管”為(wei) 題，在線發表在國際頂級學術期刊《自然》上。這是成立不到一年的清華大學集成電路學院在芯片小尺寸晶體(ti) 管研發方麵取得的一項重要進展。

　　晶體(ti) 管是芯片的核心元器件，更小的柵極尺寸可以使得芯片上集成更多的晶體(ti) 管，並帶來性能的提升。英特爾公司創始人之一戈登·摩爾1965年曾提出：“集成電路芯片上可容納的晶體(ti) 管數目，每隔18至24個(ge) 月便會(hui) 增加一倍，微處理器的性能提高一倍，或價(jia) 格下降一半。”這在集成電路領域被稱為(wei) “摩爾定律”。過去幾十年間，晶體(ti) 管的柵極尺寸在摩爾定律的推動下不斷微縮。但近年來，隨著晶體(ti) 管的物理尺寸進入納米尺度，造成電子遷移率降低、漏電流增大、靜態功耗增大等短溝道效應越來越嚴(yan) 重，使得新結構和新材料的開發迫在眉睫，多國學術界在極短柵長晶體(ti) 管方麵不斷做出探索。目前主流工業(ye) 界晶體(ti) 管的柵極尺寸在12納米以上。

　　為(wei) 進一步突破1納米以下柵長晶體(ti) 管的瓶頸，任天令研究團隊巧妙利用石墨烯薄膜超薄的單原子層厚度和優(you) 異的導電性能作為(wei) 柵極，通過石墨烯側(ce) 向電場來控製垂直的二硫化鉬溝道的開關(guan) ，從(cong) 而實現等效的物理柵長為(wei) 0.34納米。通過在石墨烯表麵沉積金屬鋁並自然氧化的方式，完成了對石墨烯垂直方向電場的屏蔽。再使用原子層沉積的二氧化鉿作為(wei) 柵極介質、化學氣相沉積的單層二維二硫化鉬薄膜作為(wei) 溝道。

　　基於(yu) 工藝計算機輔助設計的仿真結果，進一步表明了石墨烯邊緣電場對垂直二硫化鉬溝道的有效調控，預測了在同時縮短溝道長度條件下晶體(ti) 管的電學性能情況。這項工作推動了摩爾定律進一步發展到亞(ya) 1納米級別，同時為(wei) 二維薄膜在未來集成電路的應用提供了參考依據。

　　對於(yu) 應用前景，任天令教授表示，1納米以下柵長晶體(ti) 管隻是一個(ge) 維度的尺寸微縮，未來還需要配合溝道的微縮，例如把溝道尺寸通過極紫外光刻微縮到5納米，以進一步實現超大規模的芯片，使1納米以下柵長晶體(ti) 管能夠從(cong) 實驗室走向產(chan) 業(ye) 化。

　　清華大學集成電路學院成立於(yu) 去年4月，彼時國務院學位委員會(hui) 剛宣布設置“集成電路科學與(yu) 工程”一級學科。麵向這一將深刻影響國家經濟發展、社會(hui) 進步和國家安全的國家重大戰略需求，清華成立集成電路學院，瞄準的是集成電路“卡脖子”難題，旨在突破關(guan) 鍵核心技術，培養(yang) 國家急需人才，支撐我國集成電路事業(ye) 的自主創新發展。